|
BUG
aus BW offline
OC God 23 Jahre dabei !
AMD Ryzen 7 3400 MHz @ 4700 MHz 75°C mit 1.2 Volt
|
Zitat von DerDeath um 13:34 am Sep. 28, 2005 Und: Mit dem HT und Referenztakt komm ich noch so garnicht klar. Hab zwar unseren Guide hier mal durchgelesen, aber schlau bin ich daraus noch nicht geworden. Daher weiß ich nicht, inwiefern ein Multi von 10 von Vorteil wäre.
| Referenz Takt is in etwa das was früher der FSB war. Der heist aber nicht mehr so weil der Bus entkoppelt wurde. Man rechnet jetzt eben Referenz Takt mal CPU Multi um auf die MHz zu kommen. Der Ref-Takt liegt derzeit bei 200 MHz, bei CPU Multi 10 ergibt das genau 2000 MHz CPU Takt, wenn du jetzt den Ref-Takt auf 250 erhöst, dann ergibt sich 250x10 = 2500 MHz. Beim 3000+ mit Multi 9 wäre 278 RefTakt mal CPU Multi 8 = 2500 MHz. Du must jetzt nur noch die Speicherteiler und den HT Link Multi Beachten. Der HT Link sollte immer um oder unter 1000 MHz liegen, der HT Link Multi bei den Sockel 939 CPUs liegt idR. bei 5 (200x5 = 1000 MHz). Bei 250 MHz Ref-Takt den HT Multi also auf 4 oder kleiner stellen um nich über die 1000 zu kommen, ein HT Link über 1000 MHz führt sonnst oft zu System instabilitäten! Der HT Link ist der Bus mit dem z.B. CPU, NorthBridge und Southbridge miteinander komunizieren. Die Speicherteiler verstehen sich eigentlich von selbst, sind aber nich wie sonnst mit dem Referenz Takt gekoppelt da der Speicherkontroler in der CPU sitzt. Die CPU kennt diverse Teiler die ja nach CPU Speed mehr oder weniger genau sind. So hat man z.B. bei 250 MHz Ref-Takt beim 3200+ und Ram Teiler für 333er RAM ca. ~209 MHz am Speicher anliegen, beim Sockel A oder P4 wären das jetzt genau 200 MHz gewesen (5:4 Teiler) cu BUG
AMD Ryzen 5800X3D @ 4.7GHz | Asus Strix B550-E | 2x NV GTX690 2x2GB Quad-SLi -or- RTX3080 Strix | 32GB DDR4
|
Beiträge gesamt: 5728 | Durchschnitt: 1 Postings pro Tag Registrierung: Juli 2001 | Dabei seit: 8607 Tagen | Erstellt: 14:17 am 28. Sep. 2005
|
|
smoke81
offline
OC God 21 Jahre dabei !
AMD Phenom II 3000 MHz @ 3200 MHz mit 1.325 Volt
|
Zitat von BUG um 14:17 am Sep. 28, 2005 So hat man z.B. bei 250 MHz Ref-Takt beim 3200+ und Ram Teiler für 333er RAM ca. ~209 MHz am Speicher anliegen, beim Sockel A oder P4 wären das jetzt genau 200 MHz gewesen (5:4 Teiler)
| Beim Sockel A hätte man auch 208 Mhz gehabt, da 333er Teiler 6:5 entspricht NUR und NUR bei Multi 10 auf dem A64 entspricht dem Speichertakt der Berechnung: HTT : 200 * Teiler (333,266,133,100, etc.) Wenn sich der Multi ändert (z.B. auch bei C&Q!) hat das Speichertakt-Änderungen zur Folge Hernach berechnet sich der Speichertakt wie folgt (wir nehmen 333/166er Teiler an): 1. CPU-Multiplikator * 200 / Teiler = (ganzzahligen) Speicherteiler (diesen IMMER aufrunden, außer er ist völlig gerade, d.h. 10,8 -> 11, 10,1 -> 11 etc.) 2. CPU-Takt = Multi * HTT 3. realer Speichertakt = CPU-Takt / ganzzahligen Speichertakt Beispiel für die Speichertaktberechnung: 3000+, Multi 9, HTT 270, Speicherteiler 166 1. 9 * 200 / 166,666 = 10,8 -> Teiler 11 2. 9 * 270 = 2430 3. 2430/11 = 221 Mhz realer Speichertakt Selbes Bsp. wie oben jedoch Multiabsenkung auf 5 (C&Q): 1. 5 * 200 / 166,666 = 6 (ist schon ganzzahlig) 2. 5 * 270 = 1350 3. 1350/6 = 225! Mhz realer Speichertakt Das kann natürlich zu unvorhergesehenen Instabilitäten führen, weil hier der Speichertakt höher ist. Das gilt es beim Übertakten & gleichzeitigem Einsatz von C&Q oder Multiänderungen durch Tools zu berücksichtigen. Ebenso muss die CPU natürlich den jeweiligen Takt mit der entsprechenden VCore schaffen...
>> Jetway PA78GT3, X4 940 BE @ 3,2 Ghz, HD4890 BE @ 1000/1200 Mhz @ 1,274V >> Asus M3A-H/HDMI, X4 620, 4GB, HD3850 256MB
|
Beiträge gesamt: 4439 | Durchschnitt: 1 Postings pro Tag Registrierung: Jan. 2004 | Dabei seit: 7714 Tagen | Erstellt: 14:46 am 28. Sep. 2005
|
|
|
smoke81
offline
OC God 21 Jahre dabei !
AMD Phenom II 3000 MHz @ 3200 MHz mit 1.325 Volt
|
Zitat von BUG um 15:03 am Sep. 28, 2005 ..der Rest ist auch sehr ausführlich , dafür hätte ich erst "nachschlagen" müssen (war aber zu faul).
| Danke, mittlerweile weiß ich es auswendig Mal abgesehen davon, dass beim Sockel A asynchroner Speichertakt zum FSB (bis auf wenige Sis-Chipsätze) starken Leistungsabfall hervorruft, verhält sich hier der Speichertakt linear. Natürlich ist immer die Ausgangsbasis (gejumperter FSB, interne Teilereinstellung) entscheidend. Also FSB 200, Teiler 166 entspricht 200/166 = 6:5 . Erhöht man nun den FSB, so steigt auch der Speichertakt linear an. Bei FSB 133, Teiler 166 hätte man sogar 4:5 FSB 166 , Teiler 133 -> 5:4 Fraglich ist, ab wann der Teiler für den Speichertakt umspringt. Wohl erst bei den Standards 100, 133, 166, 200. Das erklärt auch, warum man UNBEDINGT den FSB auch jumpern soll, den man fährt Oder warum manche bei "unkonventionellen" FSB-Takten nicht mehr höher kommen (z.B. von 133 auf 150 Ende), aber bei anderer Voreinstellung dann > 170 schaffen usw. Aber gut, das gehört hier nicht rein...
>> Jetway PA78GT3, X4 940 BE @ 3,2 Ghz, HD4890 BE @ 1000/1200 Mhz @ 1,274V >> Asus M3A-H/HDMI, X4 620, 4GB, HD3850 256MB
|
Beiträge gesamt: 4439 | Durchschnitt: 1 Postings pro Tag Registrierung: Jan. 2004 | Dabei seit: 7714 Tagen | Erstellt: 15:27 am 28. Sep. 2005
|
|
|
|
|
|
|
smoke81
offline
OC God 21 Jahre dabei !
AMD Phenom II 3000 MHz @ 3200 MHz mit 1.325 Volt
|
Zitat von BUG um 19:09 am Sep. 28, 2005
Zitat von MiCrO um 19:04 am Sep. 28, 2005 Also das mit dem ram wird wohl nicht funzen denk ich mal. Beim a64 kann man doch immer nur 1 , 2 oder 4 rams verwenden oder vertue ich mich da jetzt? 
| ..es gehen auch drei, allerding dann nur Singel Channel. cu BUG
| Hab mal jemanden angeschrieben, der testet bei Gelegenheit das Board mal mit 3 Riegeln. Ob es wirklich stabil läuft ist noch unsicher.
>> Jetway PA78GT3, X4 940 BE @ 3,2 Ghz, HD4890 BE @ 1000/1200 Mhz @ 1,274V >> Asus M3A-H/HDMI, X4 620, 4GB, HD3850 256MB
|
Beiträge gesamt: 4439 | Durchschnitt: 1 Postings pro Tag Registrierung: Jan. 2004 | Dabei seit: 7714 Tagen | Erstellt: 20:09 am 28. Sep. 2005
|
|
|
|