Intel Core 2 Duo 3000 MHz @ 4675 MHz 62°C mit 1.40 Volt
Die Bombe ist geplatzt: Intel 64-Bit Prescott noch 2004!
Wie bereits vor ein paar Tagen angekündigt, hat Intel heute zum Auftakt des IDF (Intel Developer Forum) in San Francisco die Bombe platzen lassen: man wird dem Pfad folgen, den AMD mit dem Opteron und Athlon 64 Prozessor eingeschlagen und 64-Bit Erweiterungen in die hauseigenen Pentium 4 Prozessoren pflanzen.
Seit zwei Jahren geistert dieses Gerücht als Yamhill-Technologie bereits durch den Blätterwalt. Erste handfeste Züge nahm das Gerücht an, als die Webseite Chip-Architect die Strukturen des damals noch in weiter Ferne befindlichen Prescott-Prozessors analysierte. "...daß einige Änderungen am Core vorgenommen wurden, wie sie typisch wären, wenn man mit dem Prozessor auch 64-Bit Code verarbeiten wollte..." berichteten wir damals. Wie recht Chip-Architect damals damit hatte.
Wie Intel heute bekannt gab, wird der Xeon-Prozessor mit Codenamen "Nocona" (ein Pentium 4 für den Serverbereich) mit Prescott-Core noch im ersten Halbjahr 2004 (!) mit 64-Bit Erweiterungen auf den Markt kommen. Das bedeutet, dass jeder Prescott-Prozessor diesen Befehlssatz bereits in sich trägt - lediglich deaktiviert. Diese Vorgehensweise kennt man bei Intel seit der HyperThreading-Technologie. Auch diese war bereits von Anfang an in allen P4-CPUs integriert. Freigeschaltet war sie allerdings nur auf jenen CPUs, die als Xeons verkauft wurden, später dann auch bei den FSB800-Varianten. Heute werden alle Pentium 4 Prozessoren mit HT verkauft.
Lange Zeit war nicht klar, ob Intel - sollten sie entgegen allen Statements, der Endkunden-Markt sei noch nicht reif für 64-Bit - einen eigenen Weg gehen würde bei der Implementierung von 64-Bit Fähigkeit, oder ob sie auf den AMD-Zug aufspringen würden und software-kompatibel zum x86-64/AMD64 Befehlssatz bleiben würden. Ersteres wäre für die Anwender natürlich eine Katastrophe gewesen. Zwei verschiedene, zueinander inkompatible 64-Bit Betriebssysteme, Anwendungen, Spiele, etc. Doch diese Befürchtung ist Gott sei Dank vom Tisch! Wie Intel heute bekannt gab, ist der CT ("Clackamas Technology") genannte Befehlssatz voll kompatibel zu AMD's x86-64 Technologie. Damit kann der 64-Bit Xeon sowohl das AMD64-Linux, als auch das AMD64 Windows (das nun wohl einen neuen Namen bekommen wird) und sämtliche dazu gehörenden Programme verarbeiten. 32-Bit x86-Betriebssysteme wie Windows XP natürlich sowieso.
Ein unschätzbarer Erfolg für AMD! Zum ersten Mal übernimmt Intel einen Befehlssatz des kleinen Mitbewerbers. Damals, als AMD mit dem 3DNow! Befehlssatz den ersten Floatpoint-SIMD Befehlssatz für x86-Prozessoren vorstellte, war die Zeit dafür offenbar noch nicht reif. Intel präsentierte später seinen eigenen Floatpoint-SIMD Befehlssatz namens SSE, der natürlich zu 3DNow! inkompatibel war und 3DNow! bis heute praktisch verdrängt hat. Dieses Mal jedoch war sowohl Hardware-, als auch Software-seitig bereits zu viel Vorarbeit geleistet worden. AMD64-Linux ist bereits fertig, AMD64-Windows so gut wie. Im Grunde konnte Intel dieses Mal gar nicht mehr anders, als die bestehende Technologie zu übernehmen.
Die Server-Prozessoren Itanium 2 mit dem eigenen IA64-Befehlssatz (einem zur x86-Welt inkompatiblen Befehlssatz) soll der neue Weg Intels auf dem Workstation- und Desktop-Bereich allerdings nicht tangieren, wie Intel-Chef Craig Barrett betonte. Diese sollen für größere Server im Enterprise-Bereich insbesondere mit acht und mehr Prozessoren ihren Marktanteil gegen die dort vorherrschenden RISC-CPUs weiter ausbauen und haben mit den Vorgängen auf dem x86-Markt praktisch nichts zu tun... Webforhunter aus der Matrix ;)
Beiträge gesamt: 1043 | Durchschnitt: 0 Postings pro Tag Registrierung: Juli 2002 | Dabei seit: 8171 Tagen | Erstellt: 9:25 am 21. Feb. 2004
Hmmm hört sich ja schön an... Nur was bringt es uns? Es war glaube ich so ziemlich allen klar dass beim "Press-Kot" wieder ne Überraschung ins Haus steht...
Etwa genau wie mit AMD's "Klohammer"... (Intel und AMD ergänzen sich treffend, wa?)
Solange man diesen Befehlssatz bei den Prescott's nicht irgendwie freischalten kann isses Jacke wie Hose... Genauso interessant wäre bei den aktuellen PIV NW mit M0 Stepping den L3 Chache freizuschalten.
Wäre doch schön wenn's so wie bei den AMD Duron oder Thorton wäre: Überproduktion, ein paar Pins oder Brücken verbinden - bzw. einen Pin abkleben wie damals bei PII - und schon den vollen Cache (fehlerfrei) haben... ~~~~~~~~~~~~~~~~~~ CYA in the GHz-Heaven[/URL] ~~~~~~~~~~~~~~~~~~
Beiträge gesamt: 1259 | Durchschnitt: 0 Postings pro Tag Registrierung: Juli 2001 | Dabei seit: 8545 Tagen | Erstellt: 11:27 am 21. Feb. 2004
Copyright 1999 - 2024 by www.ocinside.de - All rights reserved.
Unser PC Forum verwendet Cookies für einen optimalen Service. Durch die Nutzung dieser Webseite erklären Sie sich damit einverstanden, dass wir personenbezogene Daten wie z.B. die IP-Adresse speichern und wir zusammen mit Drittanbietern Cookies verwenden, um personalisierte Anzeigen zur interessengerechten Werbung und weitere externe Inhalte anzuzeigen. Einverstanden? Ja / Nein ImpressumDatenschutzEinstellungen
wieder ne Überraschung ins Haus steht... 
